產(chǎn)地類別 | 進(jìn)口 | 電動(dòng)機(jī)功率 | 18kW |
---|---|---|---|
讀出方式 | 增量型 | 工作原理 | SSI |
外形尺寸 | 100*54mm | 外型尺寸 | 45*71mm |
應(yīng)用領(lǐng)域 | 食品,生物產(chǎn)業(yè),能源,建材,電子 | 重量 | 2kg |
產(chǎn)品簡介
詳細(xì)介紹
1071152新一代視頻編碼器技術(shù)的并行算法DFS60B-S1AK03600
DFS60B-S1AK03600相比于傳統(tǒng)在運(yùn)動(dòng)搜索過程中參考圖像區(qū)域尺寸不變的算法及相應(yīng)電路,本文電路結(jié)構(gòu)能夠有效提高幀間運(yùn)動(dòng)估計(jì)速度。同時(shí)通過可配置電路的設(shè)計(jì)也保證了上述硬件架構(gòu)對H.264的兼容性。提高了目前整數(shù)運(yùn)動(dòng)估計(jì)電路的處理能力信息技術(shù)的發(fā)展,無線多媒體傳感網(wǎng)系統(tǒng)也被廣泛應(yīng)用,它由視頻采集、視頻編碼、視頻傳輸、視頻解碼播放等模塊組成。其中,無線視頻傳輸技術(shù)和視頻壓縮技術(shù)經(jīng)常應(yīng)用于視頻監(jiān)控、數(shù)字電視、遠(yuǎn)程視頻會(huì)議等領(lǐng)域[1]。在無線視頻傳輸中,因?yàn)閭鬏攷挼木窒扌?有必要控制視頻的發(fā)送碼率,這種技術(shù)叫做碼率控制,它的目的是確保壓縮碼流在信道中的順利傳輸和有效帶寬的合理利用,這是對視頻壓縮比的有效控制和對視頻播放質(zhì)量的有效保證。本文課題選自中科院深圳*技術(shù)研究院的無線多媒體傳感網(wǎng)項(xiàng)目,重點(diǎn)研究視頻壓縮與碼率控制。文章先介紹無線多媒體傳感網(wǎng)絡(luò)中的關(guān)鍵技術(shù),即無線視頻傳輸、H.264視頻壓縮及碼率控制技術(shù)。再利用新一代具備壓縮能力的視頻壓縮標(biāo)準(zhǔn)H.264協(xié)議,根據(jù)開源編碼器X264對視頻進(jìn)行壓縮,對碼率控制部分作深入研究。對視頻圖像進(jìn)行傳輸所需要存儲的數(shù)據(jù)量也變得越來越大了。因此在保持視頻圖像清晰度不變的前提下,使其存儲量下降成了解決高分辨率視頻中圖像傳輸問題的關(guān)鍵。其中通過變換編碼來對視頻進(jìn)行壓縮,是解決上述問題的一種有效手段。目前廣泛地采用離散余弦變換來對視頻圖像進(jìn)行壓縮編碼,例如H.264編碼標(biāo)準(zhǔn),以及于2013年2月推出的一代視頻編碼標(biāo)準(zhǔn)H.265/HEVC中。為解決高分辨率視頻圖像的傳輸問題,本文對高性能視頻編碼(HEVC)中變換編碼部分做出了改進(jìn),采用多核的Epiphany處理器通過并行計(jì)算來實(shí)現(xiàn)變換編碼對視頻圖像進(jìn)行的壓縮處理,并針對其中耗時(shí)的大矩陣乘法運(yùn)算部分設(shè)計(jì)出了并行算法,使得變換編碼的計(jì)算效率得到進(jìn)一步提高。論文主要研究成果:(1)針對變換編碼計(jì)算量很大,且變換數(shù)據(jù)都是二維的,在很多多維數(shù)據(jù)處理時(shí)都需要進(jìn)行數(shù)據(jù)的降維處理,算法復(fù)雜度較大,降低了計(jì)算效率的這一現(xiàn)象。以DCT變換編碼為例推導(dǎo)出了其整數(shù)變換,由于變換矩陣中都是整數(shù),這樣通過移位運(yùn)算就可以省去大量的加法和乘法運(yùn)算,提高了計(jì)算的效率。并且在二維矩陣中的數(shù)據(jù)都是在各子塊內(nèi)部進(jìn)行分塊處理的,因此可以比較容易地通過并行進(jìn)行處理。
1071152新一代視頻編碼器技術(shù)的并行算法?DFS60B-S1AK03600
DFS60B-S1AK03600由于變換編碼中有許多的大矩陣乘法運(yùn)算,若通過串行實(shí)現(xiàn)其計(jì)算將占用極大的系統(tǒng)資源,為此采用了多核的Epiphany處理器對大矩陣的乘法進(jìn)行并行計(jì)算。給出了通過并行計(jì)算來實(shí)現(xiàn)可擴(kuò)展的大矩陣乘法的Cannon算法,以此來提高大矩陣乘法的計(jì)算效率。(3)采用基于Zynq與16核的Epiphany混合架構(gòu),利用雙核的Arm A9架構(gòu)來運(yùn)行基于ubuntu系統(tǒng)的HM模型的HEVC編碼器。通過多核硬件平臺來對基于Epiphany的HEVC變換編碼并行計(jì)算進(jìn)行驗(yàn)證。對實(shí)驗(yàn)結(jié)果及可行性進(jìn)行分析,后準(zhǔn)備將對上述兩部分的多核并行處理應(yīng)用到標(biāo)準(zhǔn)HM模型編碼器中。
1071063 DFS60B-S1EB05000
1071064 DFS60B-BEEK02500
1071070 DFS60E-S1AA00512
1071071 DFS60B-TGWA00020
1071151 AHM36A-BDCC014X12
1071152 DFS60B-S1AK03600
1071156 DKS40-E5K00020
1071194 DFS60E-S1EB00256
1071197 DFS60B-BJWA01000
1071317 AFS60A-BFIB262144
1071318 DFS60B-THWA01000
1071346 AFM60B-TFAK008192
1071347 DFS60B-TGEM00S41
1071348 DFS60B-TGEN00S42
1071349 AFM60B-TEKZ000S08
1071381 DBS60E-TDECA0S06
1071382 DFS60B-TFEA08192
1071383 DFS60B-S4AA01500
1071398 DFS60E-TEEL00250
1071404 DFS60B-S4EC01024
1071415 DFS60E-BAAK02000
1071416 DFS60E-BCEL01024
1071417 DBS60E-BGAC02048