是德科技(Keysight)便攜式邏輯分析儀

是德科技(Keysight)便攜式邏輯分析儀 16864A  系列是業(yè)界性能最高的便攜式邏輯分析儀，為您提供出色的洞察力，幫助您解決最棘手的數(shù)字調(diào)試挑戰(zhàn)。

• 具有深度內(nèi)存的高速狀態(tài)和定時 – 以最高分辨率捕獲大多數(shù)系統(tǒng)活動（高達(dá) 128 Mb），以確定問題和癥狀的根本原因，這些問題和癥狀在時間上相距甚遠(yuǎn)

• 信號完整性 – 通過所有通道上的同步眼圖快速識別問題信號

• 探測和應(yīng)用支持 – 通過一套全面的探測選項和特定于應(yīng)用的軟件，根據(jù)您的特定需求定制系統(tǒng)

• 可升級 – 購買您現(xiàn)在需要的功能，然后隨著您的需求發(fā)展進(jìn)行升級

同時識別所有通道上的問題信號

隨著時序和電壓裕量的不斷縮小，對信號完整性的信心成為設(shè)計驗證過程中越來越重要的要求。通過眼圖掃描，您可以在幾分鐘內(nèi)獲取設(shè)計中所有總線（以及在各種工作條件下）的信號完整性信息?？焖僮R別問題信號，以便使用示波器進(jìn)行進(jìn)一步調(diào)查。可以查看每個單獨信號的結(jié)果，也可以查看多個信號或總線的組合結(jié)果。

釋放 Logic Analyzer 和示波器的強大功能

示波器與 View Scope 的無縫集成

在 Keysight 邏輯分析儀和示波器之間輕松進(jìn)行時間相關(guān)測量。時間相關(guān)邏輯分析儀和示波器波形集成到單個邏輯分析儀波形顯示中，便于查看和分析。您還可以從 logic analyzer 觸發(fā)示波器（反之亦然）;自動對波形進(jìn)行偏移校正;并在兩種儀器之間保持標(biāo)記跟蹤。View Scope 允許您更有效地執(zhí)行以下操作：

• 驗證信號完整性

• 追蹤信號完整性引起的問題

• 驗證 A/D 和 D/A 轉(zhuǎn)換器的正確操作

• 驗證設(shè)計的模擬和數(shù)字部分之間的正確邏輯和時序關(guān)系

連接

Keysight 邏輯分析儀和示波器可以通過標(biāo)準(zhǔn) BNC 和 LAN 連接進(jìn)行物理連接。連接了兩根 BNC 電纜用于交叉觸發(fā)，LAN 連接用于在儀器之間傳輸數(shù)據(jù)。View Scope 相關(guān)軟件是 logic analyzer 應(yīng)用軟件的標(biāo)準(zhǔn)配置。

View Scope 軟件包括：

• 能夠?qū)氩糠只蛉坎东@的示波器波形

調(diào)試、驗證和優(yōu)化 DDR、LPDDR 和 ONFi 存儲器系統(tǒng)

16860A 系列邏輯分析儀與存儲器專用探測解決方案和 B4661A 存儲器分析軟件相結(jié)合，為調(diào)試、驗證和優(yōu)化運行速率≤ 1400 MT/s 的存儲器設(shè)計提供了一個經(jīng)濟(jì)高效的平臺。您可以通過總線解碼、事務(wù)概覽、一致性測試和性能分析全面了解系統(tǒng)的內(nèi)存操作。

16860A 系列支持以下 DDR 和 LPDDR 存儲器系列的 Add/Cmd/Data 狀態(tài)模式測量。有關(guān)更高速度或通道數(shù)的 DDR/2/3、LPDDR/2/3、DDR4 和 LPDDR4 存儲器應(yīng)用，請參考 Keysight U4164A 邏輯分析儀模塊，該模塊專為高速存儲器應(yīng)用而設(shè)計。

此外，2.5 GHz 定時模式提供 3：1 的采樣率與數(shù)據(jù)速率比，因此您可以在具有 400 MHz 時鐘速率/< 800 Mb/s 數(shù)據(jù)速率的 DDR/LPDDR 設(shè)備上執(zhí)行<定時測量。當(dāng) 16862A 或 16864A 邏輯分析儀配置有 10 GHz 四分之一通道定時選項時，分析儀能夠捕獲開放式 NAND 閃存接口 （ONFi） 流量。通過 B4661A 內(nèi)存分析軟件的性能分析選件 （4FP/4NP/4TP） 提供對捕獲的 ONFi 流量的分析。

通過多個視圖和分析工具即時了解您的設(shè)計

當(dāng)您想了解目標(biāo)在做什么以及為什么這樣做時，您需要能夠快速整合數(shù)據(jù)并提供對系統(tǒng)行為的洞察的采集和分析工具。

16860A 系列邏輯分析儀規(guī)格和特性

狀態(tài)（同步）采樣模式

• Primary - 由主時鐘定義采樣的所有 Pod。

o 在單時鐘模式下，只能使用 Pod 1 上的時鐘信號。

o 在多個 clocks中，可以使用單個 clock signal，也可以使用 clocks 的組合。

• Dual sample - 在dual sample clock mode中，您可以使用兩個不同的閾值偏移和單獨的采樣位置在每個時鐘邊沿捕獲兩個樣本。這些單獨的閾值偏移和采樣位置允許您為 DDR/LPDDR 捕獲中的讀取和寫入以及通用數(shù)據(jù)捕獲中的上升沿和下降沿設(shè)置獨立的閾值和采樣位置。

• 主/輔助 – 主 Pod 在主時鐘上采樣，輔助 Pod 在輔助時鐘上采樣，但當(dāng)主時鐘發(fā)生時，輔助時鐘和主時鐘的捕獲數(shù)據(jù)一起保存。

• Demux - 一個 Pod 探測的數(shù)據(jù)被解復(fù)用到通常用于兩個 Pod 的邏輯分析器內(nèi)存中。demultiplex 模式使用 primary 和 secondary clocks 對數(shù)據(jù)進(jìn)行 demultiplex。