Ott德國(guó)夾具
深圳市普索進(jìn)出口貿(mào)易有限公司（普索貿(mào)易）是一家專業(yè)經(jīng)營(yíng)工控行業(yè)備件進(jìn)口的公司，公司依托德國(guó)分公司在歐盟區(qū)域常年的采購(gòu)經(jīng)驗(yàn)，與歐盟境內(nèi)3000多個(gè)工控品牌，5000多家供應(yīng)商建立起長(zhǎng)久的合作，為客戶提供100％原裝正品的工業(yè)產(chǎn)品及零部件的同時(shí)提供優(yōu)質(zhì)的價(jià)格及服務(wù)。

Ott德國(guó)夾具

Ott德國(guó)夾具

生產(chǎn)半導(dǎo)體產(chǎn)品的過(guò)程，包括設(shè)計(jì)、制造、封測(cè)三大環(huán)節(jié)。

1、IC設(shè)計(jì)：是一個(gè)將系統(tǒng)、邏輯與性能的設(shè)計(jì)要求轉(zhuǎn)化為具體的物理版圖的過(guò)程，主要包含邏輯設(shè)計(jì)、電路設(shè)計(jì)和圖形設(shè)計(jì)等。將最終設(shè)計(jì)出的電路圖制作成光罩，進(jìn)入下一個(gè)制造環(huán)節(jié)。由于設(shè)計(jì)環(huán)節(jié)主要通過(guò)計(jì)算機(jī)完成，所需的設(shè)備占比較少。

2、IC制造：制造環(huán)節(jié)又分為晶圓制造和晶圓加工兩部分。前者是指運(yùn)用二氧化硅原料逐步制得單晶硅晶圓的過(guò)程，主要包含硅的純化－＞多晶硅制造－＞拉晶－＞切割、研磨等，對(duì)應(yīng)的設(shè)備分別是熔煉爐、CVD設(shè)備、單晶爐和切片機(jī)等；晶圓加工則是指在制備晶圓材料上構(gòu)建完整的集成電路芯片的過(guò)程，主要包含鍍膜、光刻、刻蝕、離子注入等幾大工藝。

3、IC封測(cè)：封裝是半導(dǎo)體設(shè)備制造過(guò)程中的最后一個(gè)環(huán)節(jié)，主要包含減?。懈?、貼裝／互聯(lián)、封裝、測(cè)試等過(guò)程，分別對(duì)應(yīng)切割減薄設(shè)備、引線機(jī)、鍵合機(jī)、分選測(cè)試機(jī)等。將半導(dǎo)體材料模塊集中于一個(gè)保護(hù)殼內(nèi)，防止物理?yè)p壞或化學(xué)腐蝕，最后通過(guò)測(cè)試的產(chǎn)品將作為最終成品投入到下游的應(yīng)用中去。

1. 設(shè)計(jì)

芯片設(shè)計(jì)分為前端設(shè)計(jì)和后端設(shè)計(jì)，前端設(shè)計(jì)（也稱邏輯設(shè)計(jì)）和后端設(shè)計(jì)（也稱物理設(shè)計(jì)）并沒(méi)有統(tǒng)一嚴(yán)格的界限，涉及到與工藝有關(guān)的設(shè)計(jì)就是后端設(shè)計(jì)。

1.1 前端設(shè)計(jì)

1）系統(tǒng)設(shè)計(jì)（性能、功能要求）

首先企業(yè)在研發(fā)的時(shí)候，需要制訂好芯片規(guī)格，也就像功能列表一樣，包括芯片需要達(dá)到的具體功能和性能方面的要求。

2）RTL代碼設(shè)計(jì)（ 寄存器傳輸級(jí)代碼：行為設(shè)計(jì)、硬件描述語(yǔ)言Verilog）

半導(dǎo)體研發(fā)人員就需要使用硬件描述語(yǔ)言（如Verilog HDL是流行的硬件描述語(yǔ)言之一）將模塊功能以代碼來(lái)描述實(shí)現(xiàn)，也就是將實(shí)際的硬件電路功能通過(guò)硬件描述語(yǔ)言描述出來(lái)，形成寄存器傳輸級(jí)代碼。

3）RTL仿真（行為仿真）

一旦形成了代碼，這個(gè)時(shí)候就需要通過(guò)仿真驗(yàn)證來(lái)檢驗(yàn)編碼設(shè)計(jì)的正確性，檢驗(yàn)的標(biāo)準(zhǔn)就是第一步制定的規(guī)格?？丛O(shè)計(jì)是否精確地滿足了規(guī)格中的所有要求。規(guī)格是設(shè)計(jì)正確與否的黃金標(biāo)準(zhǔn)，一切違反，不符合規(guī)格要求的，就需要重新修改設(shè)計(jì)和編碼。

4）邏輯綜合

仿真驗(yàn)證通過(guò)之后進(jìn)行邏輯綜合。邏輯綜合的結(jié)果就是把設(shè)計(jì)實(shí)現(xiàn)的硬件描述語(yǔ)言代碼翻譯成門(mén)級(jí)網(wǎng)表（網(wǎng)表是一類(lèi)專業(yè)的、高效的信息化系統(tǒng)制作工具）。綜合需要設(shè)定約束條件，就是你希望綜合出來(lái)的電路在面積，時(shí)序等目標(biāo)參數(shù)上達(dá)到的標(biāo)準(zhǔn)。

什么是綜合？綜合就是將RTL級(jí)verilog代碼用Design Compiler 工具 轉(zhuǎn)換/映射成用基礎(chǔ)門(mén)級(jí)單元表示的電路的過(guò)程。基礎(chǔ)門(mén)級(jí)單元也就是平時(shí)我們學(xué)的與非門(mén)，或非門(mén)，寄存器之類(lèi)的，只不過(guò)，這些門(mén)級(jí)單元已經(jīng)做成了標(biāo)準(zhǔn)的單元庫(kù)，我們可以直接使用軟件來(lái)調(diào)用，而不需要自己調(diào)用門(mén)級(jí)單元來(lái)搭建電路。簡(jiǎn)單的來(lái)說(shuō)，Design Compiler軟件就是做翻譯的工作——將代碼翻譯成實(shí)際電路，但又不僅僅是翻譯這么簡(jiǎn)單，它涉及到電路的優(yōu)化與時(shí)序約束，使之符合我們做制定的性能要求。

一般來(lái)說(shuō)，綜合完成后需要再次做仿真驗(yàn)證。

5）時(shí)序仿真（STA）&功能驗(yàn)證

然后再進(jìn)行驗(yàn)證，在時(shí)序上對(duì)電路進(jìn)行驗(yàn)證，檢查電路是否存在建立時(shí)間和保持時(shí)間的違例，這個(gè)步驟叫靜態(tài)時(shí)序分析；最后還要再進(jìn)行驗(yàn)證，它是從功能上對(duì)綜合后的網(wǎng)表進(jìn)行驗(yàn)證。

前端設(shè)計(jì)會(huì)得到芯片的門(mén)級(jí)網(wǎng)表電路。

1.2 后端設(shè)計(jì)

1）可測(cè)性設(shè)計(jì)

而到了后端設(shè)計(jì)，就要開(kāi)始可測(cè)性設(shè)計(jì)。芯片內(nèi)部往往都自帶測(cè)試電路，可測(cè)性設(shè)計(jì)的目的就是在設(shè)計(jì)的時(shí)候就考慮將來(lái)的測(cè)試。如果通過(guò)了可測(cè)性設(shè)計(jì)，那就可以進(jìn)行布局規(guī)劃了，布局規(guī)劃能直接影響芯片最終的面積。

2）物理布局布線（得到版圖）

布局規(guī)劃完成后就需要對(duì)時(shí)鐘信號(hào)單獨(dú)布線，再進(jìn)行普通信號(hào)布線，包括各種標(biāo)準(zhǔn)單元（基本邏輯門(mén)電路）之間的走線。

布線之后，對(duì)寄生參數(shù)提取，由于導(dǎo)線本身存在的電阻，相鄰導(dǎo)線之間的互感,耦合電容在芯片內(nèi)部會(huì)產(chǎn)生信號(hào)噪聲，串?dāng)_和反射。這些效應(yīng)會(huì)產(chǎn)生信號(hào)完整性問(wèn)題，導(dǎo)致信號(hào)電壓波動(dòng)和變化，如果嚴(yán)重就會(huì)導(dǎo)致信號(hào)失真錯(cuò)誤。提取寄生參數(shù)進(jìn)行再次的分析驗(yàn)證，分析信號(hào)完整性問(wèn)題是非常重要的。

3）版圖物理驗(yàn)證（功能和時(shí)序驗(yàn)證）

最后再對(duì)完成布線的物理版圖進(jìn)行功能和時(shí)序上的驗(yàn)證，后端設(shè)計(jì)就完成。

4）版圖（設(shè)計(jì)與制備之間的接口）

物理版圖驗(yàn)證完成也就是整個(gè)芯片設(shè)計(jì)階段完成，下面的就是芯片制造了。物理版圖以GDS II的文件格式交給芯片代工廠（稱為Foundry）在晶圓硅片上做出實(shí)際的電路，再進(jìn)行封裝和測(cè)試，就得到了我們實(shí)際看見(jiàn)的芯片。

集成電路設(shè)計(jì)的最終輸出是版圖，通過(guò)制版和工藝流片可以得到所需的集成電路。

2. 制造

2.1 晶圓制造（硅->晶圓）

完成后端設(shè)計(jì)可以進(jìn)行芯片制造了。芯片制造中，晶圓，從二氧化硅（SiO2）礦石，比如石英砂中用一系列化學(xué)和物理冶煉的方法提純出硅棒，然后切割成圓形的單晶硅片，這就是晶圓。

2.2 光罩制作（光罩版圖-> ）

在半導(dǎo)體制造的整個(gè)流程中，其中一部分就是從版圖到晶圓（wafer）制造中間的一個(gè)過(guò)程，即光掩膜或稱光罩(mask)制造。這一部分是流程銜接的關(guān)鍵部分，是流程中造價(jià)最高的一部分，也是限制最小線寬的瓶頸之一。

2.3 光刻（在晶圓上形成電路）

晶圓要經(jīng)過(guò)金屬濺鍍、涂布光阻、蝕刻技術(shù)、光阻去除等過(guò)程將微型電路覆蓋到表面上，這樣一塊晶圓上就會(huì)形成很多的集成電路芯片。

金屬濺鍍：將欲使用的金屬材料均勻?yàn)⒃诰A片上，形成一薄膜。

涂布光阻：先將光阻材料放在晶圓片上，透過(guò)光罩，將光束打在不要的部分上，破壞光阻材料結(jié)構(gòu)。接著，再以化學(xué)藥劑將被破壞的材料洗去。

蝕刻技術(shù)：將沒(méi)有受光阻保護(hù)的硅晶圓，以離子束蝕刻。

光阻去除：使用去光阻液皆剩下的光阻溶解掉，如此便完成一次流程。

最后便會(huì)在一整片晶圓上完成很多 IC 芯片，接下來(lái)送去封測(cè)廠商，將完成的方形 IC芯片從晶圓上切割開(kāi)。

3. 封測(cè)

封測(cè)應(yīng)該是兩道工序：封裝和測(cè)試。

1）封裝是把電路（die）用塑料封起來(lái)，外部只留接觸的pin腳。

2）測(cè)試，也叫FT（final test）區(qū)別于WS(wafer sorting)，目的是最后出廠時(shí)保證你這個(gè)產(chǎn)品的性能滿足設(shè)計(jì)要求的。

形成了集成電路芯片之后，最后還要通過(guò)嚴(yán)格的測(cè)試、切割，然后進(jìn)行封裝。因?yàn)橐活w芯片相當(dāng)小且薄，如果不在外施加保護(hù)，會(huì)被輕易的刮傷損壞。此外，因?yàn)樾酒某叽缥⑿?，如果不用一個(gè)較大尺寸的外殼，將不易以人工安置在電路板上。

完成封裝后，便要進(jìn)入測(cè)試的階段，在這個(gè)階段便要確認(rèn)封裝完的 IC 是否有正常的運(yùn)作，正確無(wú)誤之后便可出貨，這個(gè)時(shí)候才形成了一枚最終可用的芯片。