北京錦坤科技有限公司
主營(yíng)產(chǎn)品: 射頻光纖傳輸模塊-微波光纖傳輸模塊-RF over Fiber-微波光纖延遲線-雷達(dá)目標(biāo)模似器 |
聯(lián)系電話
北京錦坤科技有限公司
主營(yíng)產(chǎn)品: 射頻光纖傳輸模塊-微波光纖傳輸模塊-RF over Fiber-微波光纖延遲線-雷達(dá)目標(biāo)模似器 |
聯(lián)系電話
2012-12-11 閱讀(3629)
高進(jìn),謝艷,覃宗厚
(中國(guó)電子科技集團(tuán)公司第三十四研究所,廣西桂林541004)
摘要:介紹一種cypres s公司的高速串行收發(fā)器HOTLink CY7B923/933的原理及其通過(guò)可編程器件
FPGA實(shí)現(xiàn)CY7B923/933的光纖通信傳輸,給出了其系統(tǒng)設(shè)計(jì)原理筒圖。該收發(fā)器妁傳輸碼率范圍為160~400Mb/s,且功耗小,驅(qū)動(dòng)能力強(qiáng),有較強(qiáng)的鑫動(dòng)查錯(cuò)功能,特別適用于光纖通信。
關(guān)鍵詞:復(fù)用解復(fù)用器;收發(fā)器;光纖通信;FPGA
中闊分類號(hào):TN929.11 文獻(xiàn)標(biāo)志碼:A
1 引l言
Cypress公司的HOTLink CY7B923發(fā)送器和CY7B933接收器是專為點(diǎn)到點(diǎn)串行高速通信而設(shè)計(jì)的。它適用于光纖、同軸電纜以及雙絞線作為通信介質(zhì),其傳輸碼率范圍為160-400Mb/s:可以自動(dòng)進(jìn)行8B/lOB編解碼,編碼遵循X3.230協(xié)議,與光纖通信和ESCON協(xié)議兼容:HOTLink收發(fā)器功耗較?。òl(fā)送器350mW,接收器650mW),驅(qū)動(dòng)能力很強(qiáng)。在不加任何補(bǔ)嘗電路情況下,330Mb/s,對(duì)50Ω同軸電纜(RG2582A/U)可以傳送35m,對(duì)75Ω同軸電纜(RG262A/U)可達(dá)150m。若加上光電轉(zhuǎn)換器用光纖傳輸.則可傳輸數(shù)十千米以上或更遠(yuǎn)的距離。筆者已經(jīng)成功地通過(guò)FPGA控制實(shí)現(xiàn)將CY7B923/933應(yīng)用于高速光紆通信系統(tǒng)。下面將簡(jiǎn)要介紹收發(fā)器的原理。并重點(diǎn)介紹如何運(yùn)用FPGA控制其在光纖通信中實(shí)際應(yīng)用。
2、CY7B923/933原理簡(jiǎn)介
2.1 CY7B923發(fā)送器
CY7B923發(fā)送器有時(shí)鐘產(chǎn)生器、使能輸入寄存器、編碼器、移位器及自檢測(cè)試邏輯等主要功能模塊組成.結(jié)構(gòu)糕圖如圖l所示。CY78923發(fā)送器將要發(fā)送的并行8bit數(shù)據(jù)鎖存到內(nèi)部寄存器后,編碼器進(jìn)行8B/lOB編碼.再由移位器移位串行輸國(guó),串行輸出波特率是并行字節(jié)頻率的10倍。同時(shí)有三路串行輸出(OUTA±,OUTB±.OUTC±),均是差分PECL信號(hào),其中OUTA±,OUTB±.可由FOTO控制置成邏輯零而關(guān)閉光纖模塊的光輸出,OUTC±則不受控劃。8B/10B編碼也可以被關(guān)閉.而采用片外已經(jīng)編碼的l0bit數(shù)據(jù)(f旁通模式),可由MODE片腳控制(本文只介紹8B/10B轉(zhuǎn)換模式)8B/l0B編碼。其它片腳簡(jiǎn)介如下:CKWf輸入).?dāng)?shù)據(jù)寫(xiě)入時(shí)鐘;D0-D7,并行輸入數(shù)據(jù);SC/D(輸入),特殊字符或數(shù)據(jù)選擇;ENA(輸入),并行數(shù)據(jù)使能,在CKW的上跳沿。若ENA為低電平.則D0~D7被鎖存進(jìn)內(nèi)部輸入寄存器進(jìn)兩被編碼、發(fā)送:ENNf輸入),下一個(gè)并行數(shù)據(jù)使能。若ENN為低電平,則在CKW的下一個(gè)上跳沿對(duì)的數(shù)據(jù)D0-D7被鎖存、編碼、發(fā)送;BISTEN(f輸入),內(nèi)部自檢使能;SVS(輸入),故意產(chǎn)生一個(gè)發(fā)送錯(cuò)
誤;RP(輸出),讀脈沖,這是一個(gè)占空眈為60%的、與CKW頻率一致的讀信號(hào)。
2.2 CY7B933接收器
CY7B933接收器主要功能模塊有:時(shí)鐘同步器、數(shù)據(jù)重建器、移位器、解碼寄存器、解碼器、輸出寄存器及自檢測(cè)試邏輯等。結(jié)構(gòu)框圖如圖2所示。接收器有兩路差分PECL信號(hào)(INA±,INB±)輸入,可由A/B選其一。時(shí)鐘同步器是由內(nèi)部鎖相環(huán)來(lái)保持與接收到的位流(bit stream)頻率一致的,提供內(nèi)部移位和解碼時(shí)鐘。數(shù)據(jù)重建器。若在接收到的位流中檢測(cè)到同步碼(K28.5),則復(fù)位內(nèi)部位計(jì)數(shù)器。從而開(kāi)始同步接收數(shù)據(jù).為了防止干擾可由RF輸入來(lái)使數(shù)據(jù)重建器停止工作.
CY78933接收器與發(fā)送器一樣也有兩種工作模式.即編碼模式和旁通模式(本文只介紹8B/10B編碼模式)。這也是MODE片選引腳信號(hào)來(lái)選擇。其它引腳簡(jiǎn)介如下:REF2CL K(輸入),參考時(shí)鐘;Q0-Q7,并行輸出數(shù)據(jù);SC/D(輸出),特殊字符或數(shù)據(jù)指示,與發(fā)送器相似;RVS(輸出),接收出錯(cuò)指示;RDY(輸出),數(shù)據(jù)輸出準(zhǔn)備;CKR(輸出),讀出數(shù)據(jù)同步時(shí)鐘,Q0-Q7、SC/D、RDY、RVS都與CKR上升沿同步;SI(輸入),既可以作為INB一,也可以是狀態(tài)輸入(PECL信號(hào)):SOf輸出),狀態(tài)輸出,即是將SI信號(hào)的PECL電平轉(zhuǎn)換成TTL電平輸出;BISTEN(輸入),內(nèi)部自檢使能控制。
3系統(tǒng)設(shè)計(jì)及框圖
基于FPGA的CY7B923/933復(fù)用/解復(fù)用器的光纖通信系統(tǒng)應(yīng)用由光發(fā)射端和光接收端組成.系統(tǒng)設(shè)計(jì)框圖如圖3所示。
CY78923/933復(fù)用/解復(fù)用器用于光纖通信系統(tǒng)中(沒(méi)用FPGA).筆者在試驗(yàn)中發(fā)現(xiàn)對(duì)數(shù)據(jù)不加任何
控制處理時(shí),光接收端CY7B933經(jīng)常出現(xiàn)失鎖.不利于光纖通信:?jiǎn)为?dú)對(duì)光發(fā)射端的引腳如ENA進(jìn)行控制時(shí),先加電光接收端.后加電光發(fā)射端時(shí),CY7B933鎖定,系統(tǒng)正常工作:但先加電光發(fā)射端,后加電光接收端時(shí),CY7B933失鎖,系統(tǒng)工作不正常,這也不利于光纖通信?;贔PGA的CY7B923/933復(fù)用/解復(fù)用器的光纖通信系統(tǒng)應(yīng)用能夠更好地解決以上問(wèn)題。
3.1光發(fā)射端
為了靈活運(yùn)用CY7B923/933.本次系統(tǒng)設(shè)計(jì)時(shí)將CY7B923/933的所有輸人、輸出控制引腳和輸入輸出數(shù)據(jù)全部引入可編程FPGA中進(jìn)行統(tǒng)一控制。本系統(tǒng)的設(shè)計(jì)關(guān)鍵在于如何保持光發(fā)射端與光接收
端鏈路的穩(wěn)定同步.為了使光接收端能時(shí)刻保持與發(fā)送端同步.系統(tǒng)對(duì)所有的數(shù)據(jù)輸入重新編碼.在數(shù)據(jù)每一位的前半周期插入同步碼型.光接收端時(shí)刻先檢測(cè)到同步碼.這樣就不用擔(dān)心整個(gè)系統(tǒng)光發(fā)射端和光接收端的加電先后順序問(wèn)題.鏈路將時(shí)刻保持鎖定正常狀態(tài)。由于CY7B923選用8B/10B編碼模式.MODE接地。不用的差分串行輸出端OUTB±、OUTC±接高電平。
3.2光接收端
光接收端經(jīng)過(guò)光電轉(zhuǎn)換器恢復(fù)差分串行信號(hào).通過(guò)CY7b933把差分串行信號(hào)INA±串并轉(zhuǎn)換成8路并行輸出信號(hào)R0一R7。由于光發(fā)射端通過(guò)FPGA把輸入的信號(hào)重新編碼.因此光接收端把輸出的8路并行信號(hào)R0一R7送到可編程FPGA中解碼還原出原始信號(hào)。
4光纖通信系統(tǒng)中的應(yīng)用實(shí)例
筆者已成功地將HOTLink收發(fā)器應(yīng)用于一高速光纖通信系統(tǒng)。光發(fā)送端數(shù)據(jù)D0一D7從FPGA送出。
光接收端將收到的數(shù)據(jù)寫(xiě)入FPGA。FPGA選用XINLINX9572.經(jīng)過(guò)FPGA對(duì)接收到的R0一R7重新處
理還原出原始數(shù)據(jù)。系統(tǒng)設(shè)計(jì)原理簡(jiǎn)圖如圖4所示。本系統(tǒng)選用飛通PT731l一41—1光電轉(zhuǎn)換器.供電電壓+5V。當(dāng)然,根據(jù)不通的傳輸距離應(yīng)選用不同類型的光電轉(zhuǎn)換器。
5結(jié)束語(yǔ)
從以上分析及應(yīng)用電路可以看出。本系統(tǒng)為HOTLinkCY7B923/933高速收發(fā)器應(yīng)于高速光纖通信提供了一個(gè)重要解決方案.也為其他高速收發(fā)器器件應(yīng)用于光纖通信提供了設(shè)計(jì)參考。
參考文獻(xiàn):
[1]CYPILESS HOTLink Transmme“Receiver Datasheet.
[2]曾繁泰,陳美金,著.VHDL程序設(shè)計(jì)[M].北京:清華大學(xué)出版社,2001.
[3]吳冠華,王誠(chéng),編著.Altem FOGA,CPLD設(shè)計(jì)[M].北京:人民郵電出版社.2005.7.