MOS管的驅(qū)動(dòng)對(duì)其工作效果起著決定性的作用。設(shè)計(jì)師既要考慮減少開(kāi)關(guān)損耗，又要求驅(qū)動(dòng)波形較好即振蕩小、過(guò)沖小、EMI小。這兩方面往往是互相矛盾的，需要尋求一個(gè)平衡點(diǎn)，即驅(qū)動(dòng)電路的優(yōu)化設(shè)計(jì)。驅(qū)動(dòng)電路的優(yōu)化設(shè)計(jì)包含兩部分內(nèi)容：一是you的驅(qū)動(dòng)電流、電壓的波形；二是you的驅(qū)動(dòng)電壓、電流的大小。在進(jìn)行驅(qū)動(dòng)電路優(yōu)化設(shè)計(jì)之前，必須先清楚MOS管的模型、MOS管的開(kāi)關(guān)過(guò)程、MOS管的柵極電荷以及MOS管的輸入輸出電容、跨接電容、等效電容等參數(shù)對(duì)驅(qū)動(dòng)的影響。

MOS管的模型

MOS管的等效電路模型及寄生參數(shù)如圖1所示。圖1中各部分的物理意義為：

（1）LG和LG代表封裝端到實(shí)際的柵極線路的電感和電阻。

（2）C1代表從柵極到源端N+間的電容，它的值是由結(jié)構(gòu)所固定的。

（3）C2+C4代表從柵極到源極P區(qū)間的電容。C2是電介質(zhì)電容，共值是固定的。而C4是由源極到漏極的耗盡區(qū)的大小決定，并隨柵極電壓的大小而改變。當(dāng)柵極電壓從0升到開(kāi)啟電壓UGS（th）時(shí)，C4使整個(gè)柵源電容增加10%～15%。

（4）C3+C5是由一個(gè)固定大小的電介質(zhì)電容和一個(gè)可變電容構(gòu)成，當(dāng)漏極電壓改變極性時(shí)，其可變電容值變得相當(dāng)大。

（5）C6是隨漏極電壓變換的漏源電容。

MOS管輸入電容（Ciss）、跨接電容（Crss）、輸出電容（Coss）和柵源電容、柵漏電容、漏源電容間的關(guān)系如下：

MOS管的開(kāi)通過(guò)程

開(kāi)關(guān)管的開(kāi)關(guān)模式電路如圖2所示，二極管可是外接的或MOS管固有的。開(kāi)關(guān)管在開(kāi)通時(shí)的二極管電壓、電流波形如圖3所示。在圖3的階段1開(kāi)關(guān)管關(guān)斷，開(kāi)關(guān)電流為零，此時(shí)二極管電流和電感電流相等；在階段2開(kāi)關(guān)導(dǎo)通，開(kāi)關(guān)電流上升，同時(shí)二極管電流下降。開(kāi)關(guān)電流上升的斜率和二極管電流下降的斜率的值相同，符號(hào)相反；在階段3開(kāi)關(guān)電流繼續(xù)上升，二極管電流繼續(xù)下降，并且二極管電流符號(hào)改變，由正轉(zhuǎn)到負(fù)；在階段4，二極管從負(fù)的反向大電流IRRM開(kāi)始減小，它們斜率的值相等；在階段5開(kāi)關(guān)管*開(kāi)通，二極管的反向恢復(fù)完成，開(kāi)關(guān)管電流等于電感電流。

圖4是存儲(chǔ)電荷高或低的兩種二極管電流、電壓波形。從圖中可以看出存儲(chǔ)電荷少時(shí)，反向電壓的斜率大，并且會(huì)產(chǎn)生有害的振動(dòng)。而前置電流低則存儲(chǔ)電荷少，即在空載或輕載時(shí)是壞條件。所以進(jìn)行優(yōu)化驅(qū)動(dòng)電路設(shè)計(jì)時(shí)應(yīng)著重考慮前置電流低的情況，即空載或輕載的情況，應(yīng)使這時(shí)二極管產(chǎn)生的振動(dòng)在可接受范圍內(nèi)。

柵極電荷QG和驅(qū)動(dòng)效果的關(guān)系

柵極電荷QG是使柵極電壓從0升到10V所需的柵極電荷，它可以表示為驅(qū)動(dòng)電流值與開(kāi)通時(shí)間之積或柵極電容值與柵極電壓之積?，F(xiàn)在大部分MOS管的柵極電荷QG值從幾十納庫(kù)侖到一、兩百納庫(kù)侖。

柵極電荷QG包含了兩個(gè)部分：柵極到源極電荷QGS；柵極到漏極電荷QGD—即“Miller”電荷。QGS是使柵極電壓從0升到門(mén)限值（約3V）所需電荷；QGD是漏極電壓下降時(shí)克服“Miller”效應(yīng)所需電荷，這存在于UGS曲線比較平坦的第二段（如圖5所示），此時(shí)柵極電壓不變、柵極電荷積聚而漏極電壓急聚下降，也就是在這時(shí)候需要驅(qū)動(dòng)尖峰電流限制，這由芯片內(nèi)部完成或外接電阻完成。實(shí)際的QG還可以略大，以減小等效RON，但是太大也無(wú)益，所以10V到12V的驅(qū)動(dòng)電壓是比較合理的。這還包含一個(gè)重要的事實(shí)：需要一個(gè)高的尖峰電流以減小MOS管損耗和轉(zhuǎn)換時(shí)間。

重要是的對(duì)于IC來(lái)說(shuō)，MOS管的平均電容負(fù)荷并不是MOS管的輸入電容Ciss,而是等效輸入電容Ceff(Ceff=QG/UGS)，即整個(gè)0<UGS<UGS(th)的等效電容，而Ciss只是UGS=0時(shí)的等效電容。

漏極電流在QG波形的QGD階段出現(xiàn)，該段漏極電壓依然很高，MOS管的損耗該段大，并隨UDS的減小而減小。QGD的大部分用來(lái)減小UDS從關(guān)斷電壓到UGS(th)產(chǎn)生的“Miller”效應(yīng)。QG波形第三段的等效負(fù)載電容是：

優(yōu)化柵極驅(qū)動(dòng)設(shè)計(jì)

在大多數(shù)的開(kāi)關(guān)功率應(yīng)用電路中，當(dāng)柵極被驅(qū)動(dòng)，開(kāi)關(guān)導(dǎo)通時(shí)漏極電流上升的速度是漏極電壓下降速度的幾倍，這將造成功率損耗增加。為了解決問(wèn)題可以增加?xùn)艠O驅(qū)動(dòng)電流，但增加?xùn)艠O驅(qū)動(dòng)上升斜率又將帶來(lái)過(guò)沖、振蕩、EMI等問(wèn)題。優(yōu)化柵極驅(qū)動(dòng)設(shè)計(jì)，正是在互相矛盾的要求中尋求一個(gè)平衡點(diǎn)，而這個(gè)平衡點(diǎn)就是開(kāi)關(guān)導(dǎo)通時(shí)漏極電流上升的速度和漏極電壓下降速度相等這樣一種波形，理想的驅(qū)動(dòng)波形如圖6所示。

圖6的UGS波形包括了這樣幾部分：UGS段是快速上升到門(mén)限電壓；UGS第二段是比較緩的上升速度以減慢漏極電流的上升速度，但此時(shí)的UGS也必須滿足所需的漏極電流值；UGS第四段快速上升使漏極電壓快速下降；UGS第五段是充電到后的值。當(dāng)然，要得到*一樣的驅(qū)動(dòng)波形是很困難的，但是可以得到一個(gè)大概的驅(qū)動(dòng)電流波形，其上升時(shí)間等于理想的漏極電壓下降時(shí)間或漏極電流上升的時(shí)間，并且具有足夠的尖峰值來(lái)充電開(kāi)關(guān)期間的較大等效電容。該柵極尖峰電流IP的計(jì)算是：電荷必須*開(kāi)關(guān)時(shí)期的寄生電容所需。

應(yīng)用實(shí)例

在筆者設(shè)計(jì)的48V50A電路中采用雙晶體管正激式變換電路，其開(kāi)關(guān)管采用IXFH24N50，其參數(shù)為：
 

根據(jù)如前所述，驅(qū)動(dòng)電壓、電流的理想波形不應(yīng)該是一條直線，而應(yīng)該是如圖6所示的波形。實(shí)驗(yàn)波形見(jiàn)圖7。

結(jié)論

本文詳細(xì)介紹了MOS管的電路模型、開(kāi)關(guān)過(guò)程、輸入輸出電容、等效電容、電荷存儲(chǔ)等對(duì)MOS管驅(qū)動(dòng)波形的影響，及根據(jù)這些參數(shù)對(duì)驅(qū)動(dòng)波形的影響進(jìn)行的驅(qū)動(dòng)波形的優(yōu)化設(shè)計(jì)實(shí)例，取得了較好的實(shí)際效果。

影響MOSFET開(kāi)關(guān)速度除了其本身固有Tr,Tf外,還有一個(gè)重要的參數(shù):Qg (柵極總靜電荷容量).該參數(shù)與柵極驅(qū)動(dòng)電路的輸出內(nèi)阻共同構(gòu)成了一個(gè)時(shí)間參數(shù),影響著MOSFET的性能(你主板的MOSFET的柵極驅(qū)動(dòng)電路就集成在IRU3055這塊PWM控制芯片內(nèi)); r6 @0 k" S/ l3 }4 u, r/ W

廠家給出的Tr,Tf值,是在柵極驅(qū)動(dòng)內(nèi)阻小到可以忽略的情況下測(cè)出的,實(shí)際應(yīng)用中就不一樣了,特別是柵極驅(qū)動(dòng)集成在PWM芯片中的電路,從PWM到MOSFET柵極的布線的寬度,長(zhǎng)度,都會(huì)深刻影響MOSFET的性能.如果PWM的輸出內(nèi)阻本來(lái)就不低,加上MOS管的Qg又大,那么不論其Tr,Tf如何,都可能會(huì)大大增加上升和下降的時(shí)間。  

我認(rèn)為，BUCK同步變換器中,高側(cè)MOS管的Qg比RDS等其他參數(shù)更重要,另外,柵極驅(qū)動(dòng)內(nèi)阻與Qg的配合也很重要,一定 程度上就是由它的充電時(shí)間決定高側(cè)MOSFET的開(kāi)關(guān)速度和損耗。

看從哪個(gè)角度出發(fā)。電荷瀉放慢，說(shuō)明時(shí)間常數(shù)大。時(shí)間常數(shù)是Ciss與Rgs的乘積。柵源極絕緣電阻大，說(shuō)明制造工藝控制較好，材料、芯片和管殼封裝的表面雜質(zhì)少，漏電少。時(shí)間常數(shù)大，柵源極等效輸入電容也大。柵源極等效輸入電容，與管芯尺寸成正比并與管芯設(shè)計(jì)有關(guān)。通常，管芯尺寸大，Ron(導(dǎo)通電阻)小、跨導(dǎo)（增益）大。柵源極等效電容大，會(huì)增加開(kāi)關(guān)時(shí)間、降低開(kāi)關(guān)性能、降低工作速度、增加功率損耗。Ciss與電荷注入率成正比，可能還與外加電壓有關(guān)并具有非線性等。以上，均是在相同條件下的對(duì)比。從應(yīng)用角度出發(fā)，同等價(jià)格，多數(shù)設(shè)計(jì)希望選用3個(gè)等效電容（包括Ciss）小的器件。Ciss=Cgd+Cgs，充放電時(shí)間上也有先后，先是Cgs充滿，然后是Cgd.。