使用基于示波器的解決方案測(cè)試電源和信號(hào)完整性有一些測(cè)試挑戰(zhàn),如何解決這些測(cè)試挑戰(zhàn)以獲得最佳性能?我們將在這里討論其中的五個(gè)問(wèn)題。
首先讓我們定義下什么是電源和信號(hào)完整性。
信號(hào)完整性 (SI) 分析側(cè)重于發(fā)射機(jī)、參考時(shí)鐘、信道和接收機(jī)在誤碼率 (BER) 中的性能。電源完整性 (形式發(fā)票) 專(zhuān)注于配電網(wǎng)絡(luò) (PDN) 技術(shù),以提供恒定和干凈的電源和低阻抗返回路徑。SI和PI有著廣泛的相互依存關(guān)系。PDN引起噪聲和抖動(dòng)。電路設(shè)計(jì)和元件 -- 芯片封裝、引腳、電線、過(guò)孔、連接器 -- 將影響PDN的阻抗,從而影響電源質(zhì)量。
我們知道,從電源引入噪聲和抖動(dòng)將導(dǎo)致高速串行網(wǎng)絡(luò)中的誤碼率,這至少會(huì)降低嵌入式系統(tǒng)的效率。在最壞的情況下,關(guān)鍵任務(wù)環(huán)境中可能會(huì)出現(xiàn)不正確的比特或不正確的數(shù)據(jù)。
電源完整性不僅僅是將電壓保持在適當(dāng)?shù)姆秶鷥?nèi)。電源的完整性是為了確保應(yīng)用于電路或設(shè)備的電源適合電路或設(shè)備的預(yù)期性能。它的目的是保持從電源到功耗的電能質(zhì)量。實(shí)現(xiàn)可接受的電源完整性意味著噪聲水平在規(guī)定的允許范圍內(nèi)。
由于電子元件需要在較小的電路板上執(zhí)行更多的功能,這變得越來(lái)越重要。隨著尺寸持續(xù)縮小和復(fù)雜性增加,嵌入式系統(tǒng)越來(lái)越接近電力傳輸路徑或電力完整性組件。
在測(cè)試和分析電源完整性和信號(hào)完整性的過(guò)程中,攻克一些需要解決的關(guān)鍵問(wèn)題是非常重要的。接下來(lái)我們進(jìn)入正題,如何解決以下五大問(wèn)題?
在這里,設(shè)計(jì)人員需要最佳的電能質(zhì)量,以確保所包含的任何開(kāi)關(guān)紋波都不會(huì)在下游泄漏-同時(shí)保持高效率。設(shè)計(jì)人員必須確保高效率/低噪聲直流轉(zhuǎn)換,為整個(gè)配電網(wǎng)絡(luò) (PDN) 供電,并確保電源噪聲 (PSN) 保持在Z低水平。
在供電的這個(gè)階段,設(shè)計(jì)人員需要為最后階段或負(fù)載點(diǎn) (POL) 組件提供電力。最敏感的電源包括高速ADC轉(zhuǎn)換器、FPGA內(nèi)核和數(shù)字信號(hào)處理器 (DSP) 電源。嵌入式設(shè)計(jì)可能具有超過(guò)1000個(gè)電壓和接地平面來(lái)在組件之間傳輸功率。處理不同電壓水平下的不同負(fù)載也是一個(gè)挑戰(zhàn)。
測(cè)量系統(tǒng)對(duì)結(jié)果的影響
這包括正在使用的范圍,不同的測(cè)量方法,探頭,以及任何在探針尖前使用的適配器。了解這些是非常重要的,這樣就可以知道它們對(duì)測(cè)量的影響。
其中一個(gè)例子是增加任何探頭引線,都會(huì)降低測(cè)量系統(tǒng)的總帶寬。探針連接的便利性與性能之間有一定權(quán)衡,所以了解任何連接器的帶寬和共模抑制很重要。
由于電源完整性和信號(hào)完整性都相互影響,因此了解它們?nèi)绾蜗嗷ビ绊憣?duì)于測(cè)量非常重要。一個(gè)的噪音會(huì)影響另一個(gè)。您需要了解這些測(cè)量之間的差異,以確定噪聲源的根本原因。設(shè)計(jì)人員需要將敏感電源在時(shí)域和頻域中的紋波相關(guān)聯(lián)。
器件在整個(gè)頻率范圍內(nèi)的響應(yīng)
所有的器件都會(huì)在一個(gè)頻率范圍內(nèi)變化,了解阻抗以及電源下的元件在該頻率范圍內(nèi)的變化是很重要的。它決定了保持電源所需的基本諧振頻率。
完整信號(hào)性和權(quán)力完整性通常被認(rèn)為是獨(dú)立的學(xué)科,但我們已經(jīng)看到,你需要很好地理解它們的差異,以解決這五個(gè)關(guān)鍵挑戰(zhàn)。MSO6B系列混合信號(hào)示波器可以作為必要的工具,在易于使用的觸摸屏環(huán)境中滿足兩個(gè)學(xué)科的測(cè)試要求。